어릴 때 찰흙으로 성을 쌓고 장난감을 분해하던 저였습니다. 그 시절엔 그게 그냥 '놀이'였는데, 반도체 8대 공정을 들여다보니 제가 손으로 하던 짓이 나노미터 단위로 펼쳐지는 거대한 산업과 닮아 있었습니다. 모래에서 칩 하나가 탄생하기까지, 그 여정은 생각보다 훨씬 냉혹하고 정교했습니다.
모래에서 웨이퍼까지, 반도체 전공정의 실제
솔직히 이건 처음 알았을 때 꽤 충격이었습니다. 반도체의 원재료가 모래라는 건 들어봤어도, 그 모래가 용광로 수준의 열을 받아 잉곳(Ingot)이라는 실리콘 기둥으로 굳혀진 뒤, 다시 얇게 슬라이스되어 웨이퍼(Wafer)가 된다는 흐름은 머릿속에 잘 그려지지 않았거든요. 여기서 잉곳이란, 고순도 실리콘 용액을 서서히 냉각·고화시켜 만든 원통형 결정체로, 이걸 얼마나 균일하게 뽑아내느냐가 이후 공정 품질 전체를 좌우합니다.
웨이퍼를 절단한 직후 표면은 거칠어서 연마 작업이 필수입니다. 제가 찰흙으로 성벽을 만들 때 겉면을 손바닥으로 꾹꾹 눌러 매끄럽게 다듬던 것처럼, 웨이퍼도 표면 흠결이 있으면 그 위에 그려지는 회로 정밀도가 흔들립니다. 이후 산화 공정을 통해 웨이퍼 표면에 산화막을 형성하는데, 이 산화막은 회로 간 누설 전류를 차단하는 일종의 절연 보호막 역할을 합니다.
이제 본격적인 회로 작업이 시작됩니다. 포토 공정(Photo Process)은 사진 현상 원리를 그대로 빌려옵니다. 빛에 반응하는 감광액(Photoresist)을 웨이퍼 위에 균일하게 도포한 뒤, 회로 패턴이 그려진 마스크(Mask)를 통해 빛을 쏘면 원하는 부분만 선택적으로 반응합니다. 여기서 감광액이란 빛을 받은 부분의 화학 구조가 바뀌어 현상액으로 제거되거나 남겨지도록 설계된 특수 화학물질입니다. 이 과정은 제가 어릴 때 장난감 부품을 칼로 정교하게 잘라내던 것과 감각적으로는 비슷하지만, 실제 정밀도는 수백만 배 이상 차이가 납니다.
포토 공정 이후엔 식각 공정(Etching)으로 불필요한 막을 제거하고, 증착(Deposition)으로 원자·분자 단위의 얇은 박막을 층층이 쌓습니다. 여기서 증착이란 웨이퍼 위에 기체 상태의 원료를 화학 반응 또는 물리적 방식으로 흡착시켜 극히 얇은 막을 형성하는 기술입니다. 그리고 이온 주입 공정(Ion Implantation)을 통해 순수 실리콘에 불순물 원자를 인위적으로 박아 넣어 전기적 특성을 부여합니다. 순수 실리콘은 전류가 흐르지 않는 부도체에 가깝기 때문에, 이 공정 없이는 반도체가 '반도체'로서 동작할 수 없습니다.
반도체 전공정의 핵심 단계를 정리하면 다음과 같습니다.
- 웨이퍼 제조: 모래 → 잉곳 → 슬라이싱 → 연마
- 산화 공정: 절연 보호막(산화막) 형성
- 포토 공정: 감광액 도포 → 마스크 노광 → 현상
- 식각 공정: 습식(액체) 또는 건식(플라즈마)으로 불필요한 부분 제거
- 증착 및 이온 주입: 박막 형성 + 전기적 특성 부여
- 금속 배선 공정: 알루미늄·텅스텐 등 금속막으로 전기 신호 통로 구성
수율이라는 냉혹한 성적표, 그리고 패키징까지
일반적으로 반도체 공정에서 중요한 건 칩을 얼마나 작고 정밀하게 만드느냐라고 알려져 있습니다. 그런데 제가 이 공정들을 들여다보면서 실제로 더 무섭다고 느낀 건, '수율(Yield)'이라는 개념이었습니다. 수율이란 웨이퍼 한 장에서 설계된 칩 수 대비 실제 정상 동작하는 칩 수의 비율을 말합니다. 아무리 설계가 완벽해도 공정 중 발생하는 먼지 한 점, 1도(°C)의 온도 편차 하나가 수십 개의 칩을 불량으로 만들 수 있습니다. 수율이 높은 회사가 곧 기술력 있는 회사로 인정받는 이유가 여기 있습니다.
EDS 공정(Electrical Die Sorting)은 이렇게 만들어진 칩들을 웨이퍼 상태에서 전기적으로 테스트해 양품과 불량품을 가려내는 단계입니다. EDS란 웨이퍼에 미세 탐침을 직접 접촉시켜 각 칩의 전기적 특성이 설계 기준에 부합하는지 검사하는 공정으로, 이 단계에서 탈락한 칩들은 이후 패키징 공정으로 넘어가지 못합니다.
패키징 공정(Packaging)은 일반적으로 '그냥 포장하는 과정' 정도로 여기는 분들도 많은데, 저는 이게 오히려 가장 전략적인 단계라고 봅니다. 최근 반도체 업계에서 후공정의 중요성이 급격히 커진 건 단순한 트렌드가 아닙니다. 선단 공정의 미세화가 물리적 한계에 근접하면서, 칩 여러 개를 하나의 패키지 안에 입체적으로 적층하는 HBM(High Bandwidth Memory)이나 CoWoS(Chip on Wafer on Substrate) 같은 첨단 패키징 기술이 성능 경쟁의 핵심 변수로 떠올랐기 때문입니다. 여기서 HBM이란 여러 장의 D램 칩을 수직으로 쌓아 연결한 초고속 메모리로, AI 반도체에서 데이터 처리 병목을 해소하는 핵심 부품입니다. 제가 어릴 때 완성된 찰흙 작품들을 어떻게 연결해서 더 큰 세계관을 만들지 고민했던 것처럼, 지금의 반도체 산업도 개별 칩을 어떻게 유기적으로 연결하느냐에서 승부가 갈리고 있습니다.
실제로 글로벌 반도체 패키징 시장 규모는 2023년 기준 약 440억 달러에 달하며, 2028년까지 연평균 7% 이상 성장할 것으로 전망됩니다(출처: SEMI(국제반도체장비재료협회)). 국내에서도 산업통상자원부가 첨단 패키징을 반도체 핵심 전략 기술로 지정하고 집중 지원을 이어가고 있습니다(출처: 산업통상자원부).
손톱보다 작은 칩 하나를 만들기 위해 수백 단계의 공정이 필요하다는 건, 저처럼 뭔가를 직접 만드는 것을 좋아했던 입장에서 보면 인류가 이룬 가장 정교한 '공예'처럼 느껴지기도 합니다. 다만, 그 공예가 수조 원 단위의 경쟁 속에서 이루어진다는 점에서 낭만보다는 냉혹함이 더 짙습니다.
지금은 컴퓨터 게임 속에서 건물이나 올리며 만들기 욕구를 달래고 있지만, 반도체 공정을 들여다볼수록 그 '만드는 행위'의 본질이 얼마나 깊고 넓어질 수 있는지를 다시 생각하게 됩니다. 반도체 산업이 어떻게 돌아가는지 궁금하셨다면, 수율과 후공정 패키징 기술의 흐름을 함께 살펴보시길 권합니다. 전공정만큼이나 그 이후 이야기가 훨씬 드라마틱합니다.
파운드리라고 아시나요? 설계도를 받아서 실제로 반도체를 찍어내는 공장인데
여기서 삼성전자와 연관이 있어요! 더 많은 정보를 원하신다면